

DIALOG(R) File 351: Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

007939402

WPI Acc No: 1989-204514/ 198928

XRAM Acc No: C90-142236 XRPX Acc No: N90-250676

Dielectric isolation semiconductor device - with power and control

devices isolated from each other on same substrate

Patent Assignee: NIPPONDENSO CO LTD (NPDE ) Inventor: FUJII T; KUROYANAGI S; TSUZUKI Y

Number of Countries: 002 Number of Patents: 003

Patent Family:

Patent No Kind Date Applicat No Date Week 19890606 JP 87304340 JP 1144665 A A 19871130 198928 B US 4963505 A 19901016 US 88260997 A 19881021 199044 US 5138422 A 19920811 US 88260997 19881021 199235 US 90536465 19900612 US 91790025

Priority Applications (No Type Date): JP 87304340 A 19871130; JP 87271109 A

19871027 Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 1144665 A

US 5138422 A 15 H01L-027/02

Div ex application US 88260997 Cont of application US 90536465 Div ex patent US 4963505

19911106

A

Abstract (Basic): US 4963505 A

A method is claimed of making a semiconductor device, which comprises the following steps: 1) forming an insulating film at a predetermined region of a main surface of a first single crystal semiconductor substrate; 2) forming a polycrystalline semiconductor layer on the insulating film, and forming an

electrically conductive semiconductor layer on a main surface of the first substrate on which the insulating film is not formed; 3) smoothing the surface of the polycrystalline semiconductor layer and the surface of the semiconductor layer to obtain a smoothed surface; 4) preparing a second single crystal semiconductor substrate; 5= connecting the smoothed surface of the first single crystal semiconductor layer to a main surface of the second substrate; 6) forming an isolation region extending from a top main surface of the second substrate to a surface of the insulating film, so that a portion in the second substrate surrounded by the isolation region and mounted on the insulating film is electrically isolated rom another portion of it, and 7) forming a semiconductor element on the isolated region mounted on the insulating film, and forming a semiconductor element used for electric power, a current path of this being formed from the second single crystal semiconductor substrate to the first, through the semiconductor layer, on a portion other than that portion isolated by the isolation region.

USE/ADVANTAGE - The invention is used for the mfr. of a dielectric isolation type semiconductor device. The device can operate without being affected by variations in electrical potential in the substrate. A intelligent type power device can be formed, in which the power semiconductor device and the semiconductor device controlling the power device are formed on the same substrate but completely isolated from each other. (First major country equivalent to J01144665-A)

Dwg.1g/8

Abstract (Equivalent): US 5138422 A

A semiconductor device has a single crystal substrate with a locally applied insulating film on which a polycrystalline semiconductor layer is formed. A single crystal semiconductor layer is formed on the substrate and over the polycrystalline material.

At least one isolation region extends down from the single crystal layer to electrically isolate at least part of the single crystal layer. A first semiconductor device on or in the layer provides control. A second semiconductor device formed on or in the single crystal layer forms a power transistor controlled by the first device.

ADVANTAGE - The design gives a device which is not affected by variations in the electric potential of the base substrate. It can be produced at relatively low cost. (Dwg. 1g/8

Title Terms: DIELECTRIC; ISOLATE; SEMICONDUCTOR; DEVICE; POWER; CONTROL; DEVICE; ISOLATE; SUBSTRATE

Derwent Class: L03; U11; U12

International Patent Class (Main): H01L-027/02

International Patent Class (Additional): H01L-021/20; H01L-027/12; H01L-029/78

File Segment: CPI; EPI

Manual Codes (CPI/A-N): L04-C12C

Manual Codes (EPI/S-X): U11-C01X; U11-C08C; U12-D02A; U13-D02; U11-C08A3;

U11-C08A5; U12-D02A; U13-D; U13-D02

# 19日本国特許庁(JP)

⑩特許出額公開

#### 

| @Int_Cl_4                        | 殿別記号           | 庁内整理番号  |      | @公開 | 平成1年(1989)6月6日 |
|----------------------------------|----------------|---|------|-----|----------------|
| H 01 L 27/00<br>21/20            | 301            | A-8122-5F<br>7739-5F                            |      |     |                |
| 21/20<br>21/76<br>27/00<br>29/78 | 3 0 1<br>3 2 1 | D - 7638 - 5F<br>R - 8122 - 5F<br>C - 8422 - 5F | 審査請求 | 未請求 | 発明の数 1 (全8頁)   |

**②発明の名称** 半導体装置の製造方法

②特 願 昭62-304340 ②出 願 昭62(1987)11月30日

 愛知県刈谷市昭和町1丁目1番地 日本電装株式会社内 愛知県刈谷市昭和町1丁目1番地 日本電装株式会社内 愛知県刈谷市昭和町1丁目1番地 日本電装株式会社内

愛知県刈谷市昭和町1丁目1番地

砂代 理 人 弁理士 恩田 博宜

#### 明報 🛢

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- 1. 第1の半導体基板内あるいはその主表面の所 定領域に絶縁鎖を形成する工程と、

前記第1の半導体基板の主表面を平滑化する工程と、

前記第1の半導体基板の主表面と平滑な第2の 半導体基板の主表面を接合する工程と、

前記第1の半導体基板あるいは第2の半導体基板に前記絶縁膜に至る分離層を形成して、電気的に分離される領域を区切る工程と、

前記分離暦にて分離された各領域に素子を形成 する工程と

を備えることを特徴とする半導体装置の製造方法。
2. 第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程は、単結晶シリコン基板の主表面の所定領域に絶縁膜としての熱酸化膜を形成しその熱酸化膜を含む単結晶シリコン

基板の主表面をエピタキシャル成長することにより熱酸化膜上にポリシリコン層を形成するととともに単結晶シリコン差板上にエピタキシャル磨を形成するものであり、第1の半導体基板の主表面でおり、第1の半導体基板の主要の形式によるポリシリコン層及びエピタキシャル磨を研修により平滑化するものである特許請求の範囲第1項に記載の半導体装置の製造方法。

- 1 -

である特許請求の範囲第1項に記載の半導体装置 の製造方法。

4. 第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程は、単結晶シリコン基板の主表面の所定領域にLOCOS領域により絶縁膜としてのSiO₂ LOCOS領域を形成するものであり、第1の半導体基板の主表面を研修により平滑化するものである特許求の範囲第1項に記載の半導体装置の製造方法。

5. 第1の半導体基板内あるいはその主衷面の所定領域に絶縁膜を形成する工程は、単結島シリン基板の主表面の所定領域にLOCOS領域にLOCOS領域にLOCOS領域としてのSiO2 LOCOS領域とあるものであり、第1の半導体とである工程は同工程により的記SiO2 しのと領域に単結島シリコン基板の主表面に必要のであり、第1の半導体器板の主表面と平滑な第2の半導体器板の主表面と平滑な第2の半導体器板の主表面と平滑な第2の半導体器板の主表面と平滑な第2の半導体器板の主表面と平滑な第2の半導体器板の主表面と平滑な第2の半導体器板の主表面と平滑な第2の半導体器板の主表面と平滑な第2の半導体器板の主表面と平滑な第2の半導体器板の主表面と平滑な第2の半導体器板の主表面と平滑な第2の半導体器板の主表面と平滑な第2の半導体器板の主表面と平滑な第2の半導体器板内を対しています。

- 3 -

タキシャル暦5を形成した後)、表面を平坦化するためにエッチングする(問図(e))。その後、SIO2膜3・4及び分離暦6にて分離された領域P1を形成し、この領域P1にNチャネルトランジスタ・Pチャネルトランジスタ等を形成するものである。(発明が解決しようとする問題点)

ところが、上述した従来の半導体装置の製造方法においては、縦型素子(パワーMOSトランジスタ)を形成するための領域P2はシリコン基板1・2、SiO2 膜3・4の一部を取り除いた後エピタキシャル離5を形成させ、さらに、素子が成のための研磨という工程が必要となり、工程が複雑で歩留りが低くコストアップになるという問題があった。

#### (発明の目的)

この発明の目的は上記問題点を解消し、製造が容易で安価な絶縁分離された半導体装置の製造方法を提供することにある。

- 5 -

合する工程は両基板を接合することにより前記凹部と第2の半導体基板の主表面にて空間が形成されるものである特許請求の範囲第1項に配載の半導体装置の製造方法。

#### 3. 発明の詳細な説明

## (産業上の利用分野)

この発明は複数の素子が1チップ化された半導体装置の製造方法に関するものである。

## (従来の技術)

従来、高電力パワートランジスタと制御回路を1チップ化と学体装置の製造方法が、電気学会質科(EDDー87ー61)に示すている。即ち、同国(a)に示すリコロのに示すり、同国(a)に示すリコロのにから、同国(a)に示すとうに両対を接続して、いるのでは、1、2にの両が表が、1、2を変が、

- 4 -

# (問題点を解決するための手段)

## 〈第1寅施例〉

以下、この発明を具体化した第1実施例を第1 図(a)~(g)に従って説明する。

0  $\mathbb{C}$  スチーム中で0.  $5\sim1\,\mu$ mの胼厚で形成する。

次に、第1図(c)に示すように、シリコン基板11の主表面を、いわゆる鏡面研磨してエピタキシャル層14及びポリシリコン暦15を同じ高さになるように平滑な表面を形成する。

引続き、第1図(d)に示すP、As、Sb等を含んだ第2の半導体基板としての単結晶のN<sup>+</sup>シリコン基板16を用意するとともに、この基板

- 7 -

分離履を形成する。このトレンチアイソレーションは例えばSIO2 膜等をマスク(図示せず)として、リアクティブイオンエッチングでNーシリコン基板11を部分的に熟酸化膜13までエッチング除去し熟酸化膜13に至るトレンチを形成しての酸性に対しての酸化膜17を形成し、さらに、このトレンチの関性に対してのでは、17を形成し、さらに、このトレンチのは関としてのポリシリコン18を埋め込み余分を研密にて除去することにより行われる。

引続き、分離層(酸化膜17。ポリシリコン18)にて分離された各領域P3。P4に繋子うしまする。即ち、両基板11。16のSiどの方が接合している部分(領域P3)に、通常の方っつ法を制工ののパワーMOSトランは本りのである。一方、粉酸性は17。ポリシリコン18で分配は13及び酸化膜17。ポリシリコン18で分配は13及び酸化膜17。ポリシリコン18で分配は13及び酸化膜17。ポリシリコン18で分配は13及び酸化膜17。ポリシリコン18で分配は13及び酸化質18で形成してはNwellをイオン注入。ドライブインで形成し任

16の主表面を競面研磨する。そして、この2枚の基板11・16の主表面を、例えばRCA洗り等によりホコリ・その他的分のないクリーラの他のではある。そして、第1図(e)に示すとうして、第1図面を、の中の中にがない。を接続11・16の主要面を、いわゆる直接をは11・16の主要面を、いわゆる直に、いて関にN+シリコン基板16が、上側にN・フン基板11が位置している。

このとき、例えば将来縦型のパワーMOSトランジスタを形成する場合、エピタキシャル層14とN<sup>+</sup>シリコン基板16との接合部分は単結晶化しているので接合部の抵抗成分が非常に小さくなり高性能化を計ることができる。

次に、第1図(f)に示すように、N<sup>ー</sup>シリコン基板11を必要ならは所定の厚さに研磨したのちに、N<sup>ー</sup>シリコン基板11に対しトレンチアイソレーションを形成して熱酸化膜13を用いて電気的に分離される領域P3、P4を区切るための

- 8 -

意の設度の領域20を形成させ、PチャネルMO Sトランジスタ21を形成する。尚、第1図(g) 中、22はP<sup>+</sup>領域、23はP領域、24はN<sup>+</sup> 領域である。

この場合、Nwellを形成したが、Pwellを形成 しNチャネルMOSトランジスタ又はパイポーラトランジスタを形成することもでき、さらに、それらを組合せてロジック回路を形成してもよい。 又、第1図(ロ)においては、熱酸化膜13及び酸化膜17,ポリシリコン18で分離された領域 P4は1つしか示さなかったが、複数個の分離領域を形成してもよいことはいうまでもない。

続いて、ポリシリコンゲート、ソース、ドレイン不純物領域、配線監等(図示せず)を形成し、 複合【Cを形成する。

このように本安施例においては、従来の半導体 装置の製造方法においては工程が複雑で歩留りが 低くコストが高くなっていたが、従来必要だった 両基板1.2及びSiO2 膜3.4の一部を除去 するためのエッチング等の工程を不要にし、簡単

- 9 -

な工程にて素子が分離できる半導体装置を製造することができる。よって、製造が容易で安備な半 導体装置とすることができる。

#### (第2実施例)

次に、この発明の第2実施例を第2図(a)。 (b)を用いて説明する。

上記第1実施例では熱酸化膜13上及び同熱酸化膜13下限われていい十二2上にエアを設めていないのでは、12度のでは、第2度のでは、第2度のでは、第2度のでは、150ででは

そして、P、AS等を拡散又はイオン注入によりイオン注入領域をN<sup>+</sup>高激度化する。この場合、アモルファスシリコン層25を形成する時、同時

- 11 -

## (ロ)に従って説明する。

第3図(α)に示すように、例えば5~10Ω・CMのN型(100)の第1の半導体基板としてのシリコン基板26にP。As。Sb等を含んだN+ 簡27を形成し、そのN+ 簡27上に200~1000Aのパッドシリコン酸化膜28を設化により形成する。引続き、500~2000Aのシリコン窒化膜(Si3N4)29をLPCVのシリコン窒化膜(Si3N4)29をLPCVとで析出し、所定の傾域を通常のホトリソ。配数であるとのはより節3図(b)に示す1~2μmの終極はとしてのSiO2しCOS領域30を形成する。

次に、第3図(C)に示すように、基板26の 主表面を鏡面研磨により表面を平滑化する。

一方、第3図(d)に示す第2の半導体基板としての高濃度P. As 等を含んだ(100)シリコン基板31を用意し、同様に鏡面研磨を行い表面を平滑化する。そして、この2枚の基板26.31の主表面を、例えばRCA洗浄等によりホコリ、その他油脂分のないクリーンな面にする。

に不純物を導入しN<sup>+</sup>高濃度化してもよい。

引続き、第2図(b)に示すように、鏡面研磨を行い表面を平滑にする。その後の工程は上述とは上記ではアモルファスシリコン置25をプラスをデジションで形成したが、ポリシリコン圏アで成役、Si,AS,P等のイオン注入によりアモルファス化し引続き固相エピタキシャル成長してもよい。

## (第3実施例)

次に、この発明の第3実施例を説明する。

上記第1実施例では熱酸化酸13上とNーシリコン基板11のN+ 暦12上にエピタキシャル成長させたが、熱酸化膜13上及びN+ 暦12上にLPCVDによりポリシリコンを形成し、その後AS等を注入する。続いて、平滑化のために研磨を行い、その後の工程は前配実施例と関係に行なう。

#### (第4実施例)

次に、この発明の第4 実施例を第3 図 (a) ~ - 12 -

そして、第3図(e)に示すように、この両基板26、31の装面どうしを接着し、800~1200℃の炉の中に挿入し両基板の主表面を、いわゆる直接接合にて強固な接合とする。

以後は前述した第1実施例と同様にして、第3 図(1)に示すトレンチアイソレーションの形成、 及び第3図(9)に示す各素子の形成を行なう。 (第5実施例)

次に、この発明の第5実施例を第4図(8)~ (C)を用いて説明する。

上記第4 実施例では N ーシリコン基板 2 6 の主 表面 とシリコン 基板 3 1 を銀面研磨にて平滑にし 両 基板 2 6 。 3 1 の全域を 3 2 を 3 2 を 3 2 に 3 2 と 5 3 2 と 5 3 2 と 5 3 2 と 5 3 2 と 5 3 2 と 5 3 2 と 5 3 2 2 5 3

空間33ができる。

この方法においては、LOCOS後SiO2 エッチング被でSiO2 LOCOS領域30をエッチング除去するだけで達成できる。あるいは、第4実施例での表面を鏡面研磨で平滑化した後、HF水溶液でSiO2 LOCOS領域30をわずかにエッチング除去することにより空間33を形成することができる。

この複合ICにおいては上述したように縦型のパワーMOSのドレインがSIーSIで直接接合していれば良く、シリコン基板31とSIO2 COS領域30上の絶縁体分離であることに空間33が形成されることで分離である。この2 LOCOS領域30上の絶縁体分離であるでははSIO2 LOCOS領域30及び空間33で電気的、熱的に絶縁されることとなりよいでは、シリコン内部にこの空間33が内包されているので問題はない。

発明の効果

- 15 -


N シリコン基板、30は粕燥膜としてのSiO 2 LOCOS領域、31は第2の半導体基板としてのシリコン基板、32は凹部、33は空間。 特許出頭人 日本電装 株式会社 代 理 人 弁理士 恩田 博賞 以上詳述したようにこの発明によれば、製造工程が容易で安価な絶縁分離された半導体装置の製造方法を提供することができる優れた効果を発揮する。


# 4. 図面の簡単な説明

第1図(a)~(g)は本発明の第1実施例の半導体装置の製造工程を説明するための図、第2図(a)。(b)は第2実施例の半導体装置の製造工程を説明するための図、第3図(a)~(g)は第4実施例の半導体装置の製造工程を説明するための図、第4図(a)~(c)は第5実施例の半導体装置の製造工程を説明するための図である。

1 1 は N ー シリコン基板、13 は絶縁膜としての熱酸化膜、16 は第2の半導体基板としての N + シリコン基板、17 は分離層としての酸化膜、18 は分離層としてのポリシリコン、19 はパワーM O S トランジスタ、21 は P チャネルM O S トランジスタ、26 は第1の半導体基板としての

- 16 -





# 第5四

